This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP401106456A

PAT-NO: JP401106456A

DOCUMENT-IDENTIFIER: JP 01106456 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

PUBN-DATE: April 24, 1989

INVENTOR-INFORMATION:

NAME

KURODA, HIROSHI TAKASE, YOSHIHISA

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP62263435

APPL-DATE: October 19, 1987

INT-CL (IPC): H01L023/50; H01L023/28

US-CL-CURRENT: 257/666,257/787

ABSTRACT:

PURPOSE: To make an electrode terminal not to come off due to external force and thermal strain by providing the end surface of a lead frame substrate with

a stair part having more than one step and performing molding with sealing

resin in a shape of covering the stair part.

CONSTITUTION: An IC chip 16 is mounted on the other main surface 14 of a die pad 11, and a pad of the IC chip and the other main surface 14 of an electrode terminal 12 are bonded with a wire 17 so as to be continuously molded with sealing resin 18 on the almost level with one main surface 13 by a transfer method so that the electrode terminal and the main surface 13 of the die pad 11 may be exposed. At this time, a stair part 15 provided on a lead frame 20 is

also covered with sealing resin 18. Thereby, a reinforcing bar 19 exposed to an end surface of sealing resin 18 is also of the same projection type so as to have very strong structure against coming-off even to external

have very strong structure against coming-off even to external force.

@公開特許公報(A) 平1-1Q

@Int_Cl.4

量別記号

庁内整理番号

☑公開 平成1年(19

H 01 L 23/50 23/28 G-7735-5F A-6835-5F

審査請求 未請求 発明の数 1

❷発明の名称 半導体集積回路装置

砂特 瞬 昭62-263435

. 会出 . 國 昭62(1987)10月19日

Ø発 明 者 / Ø発 明 者 /

無 田 啓 高 顧 夢 久 松下電器虚業株式会社 大阪府門真市大字門真1006番地 松下電器產業 大阪府門真市大字門真1006番地 松下電器產業

大阪府門真市大字門真1006番地

②出版人 松下電器屋架床式会社 ②代理人 弁理士中用:依男

外1名

明 起 1

1、鬼明の名称

半導体集製器點裝置

2、 存許請求の範囲

複数の電磁電子を有するリードフレームの一主面の面積が、他の主面より終く、このリードフレームの新面形状は少なくとも、数以上の数差を持つ数差部を有するものであり、単等体象数回路は他の主面にマケントされ、少なくとも電気電子の一主面を露出した形で一主面と程度平低に対止機器が成形されている中等体象表面路数量。

3、発明の評価を説明

主義上の利用分野

本見明は半導体兼数配筒をパッケージした半導体象数器数量に関するものである。

従来の社会

ポータブルな情報ファイルとしてのICカード はカードの一部にメモリ、マイクロブロセッヤを 有する半導体象数四路数数を提込んで、リーダー ライタを介して情報を書き込み、数み出し、係去 する演算機能を持っているが、180 妖格 カード原みは最大 O. B A ミリとされてかり 半等体象数回路装置は更に輝くしかも厚み 強く要求される。

益初半導体集級図路委員の基板はガラス シを基体とする質価基板が主義であったが、 スエポキシ基板では10カード用半導体集! 製量に要求する厚み搭載を十分に資足させ ではなかった。

そとでガラスエボキシ苗板の代りに厚み! よく学場体条数認路装置の批厚の厚み物質 させられるリードフレームを基板とする! ド用学場件条数認路装置が提案された。こく カード用学場件条数回路装置の構造を第4! し設備する。

複数本の電磁塊子1とダイパッド2を有・ ードフレームBの上記ダイパッド2にIC: まがマタントされ、上記ICテップ3のパ: (因示せず)と上記電磁塊子1がワイヤイこ されてかり、少なくとも上記電板焊子1の一 5 を写出した形で、しかも上記一主節 5 とほぼ平 組化対止樹脂 がトランスファ成形法化より成形 された 途となっている。

発明が解決しようとする問題点

とのような半導体集制四部装置に用いるリードフレーム8の厚味は、半導体集制四部装置に健康 の制限があることからの、1 5 ミリ以下が通常用い られる。ところが針止機能6 とリードフレーム8

なる。との状態でカード化しカードの携帯中あるいは使用中に何らかの異物が切断面にできたパリ、あるいは電極端子自体にひっかかり電極端子をはがしてしまう可能性がある。とのように電極端子がはがれたり、変形するとICカードとしての機能が全く失なわれることになる。

本発明は上記問題点を載う、外的な力、無ひす み等に対しても電極症子がはがれて使用不能にな ちないようなリードフレームの検査を提供するも のである。

問題点を常決するための手数

そして上記問題点を無失する本発明の技術的手段は、リードフレームの一主面の面積を他の主面より嵌くし断面形状を凸型として一主面とほぼ平坦に針止徴頭を庇形し、リードフレームの韓面を所定の距離、厚さでほぼ全辺にわたって針止樹脂で覆りように構成したものである。

作用

との構成により電極端子のほぼ全辺が対止樹脂 でおおわれているととから、電極端子を剝す外部

の他の主面でとの密着性を強化するために、リー アフレーム8の断面をテーパ加工し、わずかに針 止例暦 セリードフレーム8を覆う形としている が、リードフレームBの厚味が 0.1 5 ミリと非常 **に即いため、針止樹脂 6 でリードフレーム の**強 面を一部置う形とした場合でもせいぜい厚味分の O. 16ミリ在底しか覆うことができず、烙面にテ ーパをつけても針止樹脂6K対するリードフレー ム8の密着強武を著るしく向上させるととはでき なかった。また前にも述べたが封止側取られば離 形刻が入っているため、リードフレームBとの世 着性が悪く、何えば熱衡単試験を行った時に発生 する私的ひナみによりリードフレーム8が割れる 可能性も生じてくる。更にトランスファ成形袋り ードフレーム8の補強パーを対止視距6の端面に 沿ってほぼ平坦に全型にて切断して個片の半導体 集教図路装置にするわけであるが、補強パーの切 断菌は金型で切断する際、わずかなパリが発生す ることと、完全に針止樹脂 6 の蝿面と平坦にする ことは不可能で、わずかに切断菌が突を出る形と

からの力が加わらず、また無衡等試験等による無 ひずみに対しても電極端子が刺れることがないた め信頼性の高い半導体集積回路装置を作ることが 可能となる。

実施例

 る構造のリードフレームである。とのリードフレーム200作製方法は一実施例として、まずブレス様でストレートにパンチングした後続いて別の金型を用い同じくブレス様によりリードフレーム200億間のみをブレスし所定の量だけ設差部16を作った。他の方法としてエッテングによる方法でも同様の設差部15を作ることは可能である。以上の説明はICテップを搭載するダイパッド11を有するリードフレーム20であるが、ダイパッド11の無い電極増子120みのリードフレームでもかまわない。

以上述べた政付もリードフレーム20を用いた 学等体集級回路設置の製造プロセスを第3回を~ のに示す。とれは第2回のAーAの所面を扱わす ものである。ダイパッド11の他の主面14に ICテップ16をマクントし、上記ICテップ16 のパッド(四示せず)と上記電を烙子12の他の 主面14をワイヤ17で接続し(第3回を)、狭いてトランスファは形法にて上記電極端子12、 及びダイパッド11の一主面12を算出させるご

のではなく、パンプを利用したフリップチップポンディング方式でもかまわない。また同時にリードフレーム200位の主面側をエッチング、サンドプラストメッキ法等で相面化処理が施とされていても良い。更にダイパッド11が無くICチップ16が電磁子12にかかるようなリードフレーム20を用いる場合はICチップ16をマウントするダイポンド物質は絶縁性であることはいうまでもない。

発明の効果

本発明の半導体集費回路装置はリードフレーム 基板の第箇に1 収以上の収差部を設け、収差部を 硬う形で耐止樹脂にて広形しているため、外的な 力にも電極機子は割れにくく、熱衡学試験等の無 ひずみに対しても、電極端子ははがれないことか 5、個領性の高いものを得ることが可能となる。

4、図面の簡単を説明

第1回は本発明の半導体集放回路装置の一実施 例にかける電優電子就の拡大所視回、第2回』。 りは本発明に用いたリードフレームの構造を示す

とく、上記一主面13とほぼ平坦に対止制能18 で収形する(第3回り)。この時リードフレーム 20亿数付与九九数差部156上配射止樹脂18 で度われる形となる。更に金型を用いて上記針止 樹脂1 の強節に沿って補強パー1 を切断して 個片の半導体集鉄回路鉄像とする(第3回 c)。 以上のべた半導体無限回路装置の電振館子部の拡 大図を餌!図に示す。この第1回によれば電低幅 子12の一主菌と針止樹脂18はほぼ平坦に成形 されてショ、針止樹脂18に埋及した電極畑子12 の一郎は、舞出している一主面より広がっている 構造となっている。とのととは、電板焙子12の 建菌に形成されている収益部16を完全に対止徴 置18が覆っていることになり、針止復度18の **総勘に露出している補強パー19も同様の凸型で** るるととから外的な力に対しても非常に刺れに弦 い棋法となっている。

以上述べてもた実施例の中でICチップ16の パッドと包括焙子12の接続にワイヤ11を用い ているが、ワイヤーポンディング法に級定するも

上面図と断面図、第3図を~では本発明の半導体 集技図路装置の製造フローを示す断面図、第4図 は従来のリードフレームを用いた半導体集鉄回路 装置の制造を示す断面図である。

12……電板焙子、13……一主面、14…… 位の主面、15……収差部、16……ICチップ、 17……ワイヤ、18……対止資店、19……補 弦パー、20……リードフレーム。

代理人の氏名 弁取士 中 尾 敏 男 ほか1名



